Руководство по проектированию и разводке печатных плат 40G

1. Характеристический импеданс

Печатная микрополосковая линия (поверхностный слой): Z=65Ом ± 10%;

Печатная полосковая линия (внутренний слой): Z=50Ом ± 10%; дифференциальный тактовый сигнал, несимметричный-импеданс относительно земли: 50 Ом, дифференциальный импеданс: 100 Ом.

2. Рекомендации по ширине трассы: ширина трассы сигнала=6 мил, ширина трассы=4.5 мил для трасс, которые сложно -прокладывать-, ширина трассы питания/земли=15 мил или 30 мил в зависимости от ситуации.

3. Рекомендации по построению стека: обратитесь к стекированию эталонного проекта CS1999. Толщина платы: 2,4 ± 0,2 мм. Рекомендуемое количество слоев не должно превышать 16-18.

4. Отверстия для выводов чипа BGA. Для неиспользуемых контактов сохраните выводные-выходные отверстия, насколько это возможно, за исключением тех, которые влияют на разводку.

1. Типы источников питания в основном включают в себя следующее:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10А) и 5V2N (3А), VDDQ, VTT и VREF; это цифровые источники питания.

• 3V3A, VCCTX_1/2, 1V2A_1/2: это аналоговые источники питания с выходом линейных модулей питания.

2. Для 5 В (40 А), 2 В 5 (22 А), 1 В 2 (60 А), 1 В 8 (10 А) и 3 В 3 (10 А) учитывайте токовую нагрузку переходных отверстий при подключении выходных контактов модуля питания к слою делителя мощности на основе уровня тока.

Рекомендуется добавить соответствующие плоскости заполнения на несколько сигнальных слоев вокруг соответствующих выводов, а затем использовать несколько переходных отверстий для соединения слоев и направления тока на соответствующий слой питания.

3. CS1999, FPGA и оптические модули имеют несколько аналоговых источников питания. Обычно они обеспечиваются с использованием линейных источников питания или с помощью LC-фильтрации. Все аналоговые источники питания требуют разделения мощности. Рекомендуется аналоговое разделение мощности: разделение на сигнальном слое, при этом верхний и нижний соседние слои должны быть сигнальной землей.

Следующие источники питания требуют разделения:

1) Аналоговые источники питания CS1999:

STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,

HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.

2) ПЛИС:

VCC_PLL_OUT1/2/3, VCCA_3V3_1, 2, VCCTX_1/2, 1V2A_1/2, VCCP_1/2.

3) Оптические модули: 5 В, 3 В 3, 1 В 8, 5 В 2N и другие аналоговые источники питания подаются через LC-фильтрацию.. 4) ​​Прочее: Все источники питания после дросселя L.

4. Все токовые отверстия для дросселя 1008PS должны соответствовать требованию 3 А, а все остальные — 1 А.

5. Наземные плоскости

Сюда входят сигнальная земля и земля шасси.

Вокруг каждого сигнального слоя необходимо проложить заземляющую пластину шасси и подключить ее к соответствующему разъему.

6. Во время маршрутизации необходимо определить плоскости TAB для всех микросхем преобразования мощности LDO (LT1963AEQ, LT1764EQ, LP3883ES) и подключить их к соответствующим плоскостям. Площадь теплоотвода меди следует соответствующим образом увеличить, а также добавить симметричную медную плоскость с обратной стороны (площадь может быть как можно большей, если позволяет компоновка). Подключите эти плоскости к соответствующим платам питания или заземления через несколько переходных отверстий, чтобы облегчить рассеивание тепла. Определения плоскости TAB для каждого чипа следующие:

LT1963A/LT1764/LP3883: TAB=GND (земля).

7. Информацию о разделении питания и заземления CS1999 см. в файлах макета оценочной платы.

1. Спроектировать и реализовать согласно логической схеме. Развязывающие конденсаторы должны быть расположены на равном расстоянии от каждого устройства. Конденсаторы небольшой-емкости следует размещать как можно ближе к контактам питания, а конденсаторы большой-полярности следует размещать вокруг микросхемы.

2. Каждая из двух ПЛИС имеет пять контактов: K7/T7/Y4/AD7/AK7. Подключите внешний резистор 2,00 кОм к земле. Держите эти следы подальше от других источников помех. Используйте заземляющее кольцо, чтобы изолировать эти следы от других линий.

3. Общие требования к подключению развязывающего конденсатора: Схема расположения контактных площадок конденсатора показана ниже:

1. Общие требования к дифференциальным сигналам:

• Длины дифференциальных пар должны быть строго согласованы, с максимальной погрешностью<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 мил.
• Дифференциальные пары должны быть проложены на одном слое, чтобы свести к минимуму переходные отверстия и изменения слоев (за исключением случаев, когда подключены согласующие резисторы, только клеммы источника и назначения могут менять слои через переходные отверстия).
• Когда уровни мощности разделены, соседние дифференциальные сигналы на одном уровне мощности не могут пересекать разделы.
• Для оконечных устройств с согласующими резисторами способы подключения согласующих резисторов показаны на рисунке ниже. Выберите один из следующих способов подключения.

Длины трасс также должны соответствовать диаграмме.

В дифференциальных линиях с последовательными конденсаторами конденсаторы дифференциальной пары должны быть расположены на одной стороне (обычно рядом с клеммами) и иметь совпадающую длину дорожек. При использовании связи по переменному току для тактовых импульсов PECL внешний резистор источника подключается, как показано на рисунке ниже.

2. Тактовые сигналы

• Дифференциальные часы

Включает в себя следующие сигналы:

Часы 622M имеют три пары: MSA_RXREFCLK_P/N, MSA_TXREFCLK_P/N и CS1999_REFCLK_P/N.

Часы 156M имеют восемь пар: IF_REFCLK1/2_P/N, XAUI_REFCLK1/2_P/N,

FPGA1/2_CORECLK_P/N и CS1999_IL_REFCLK1/2_P/N.

Требования к маршрутизации и согласованию этих сигналов см. выше. Следы дифференциальных тактовых импульсов следует держать как можно дальше от других сигнальных линий, особенно параллельных. Каждая дифференциальная пара не обязательно должна быть такой же длины, как и другие дифференциальные пары, но максимальная длина не должна превышать 15 см. Несимметричные-синхронизирующие сигналы LVTTL

Включает следующие сигналы: SRAM_CLK, TCAM_CLK.

Эти сигналы следует прокладывать как можно короче, обычно менее 3 см и не длиннее 5 см. Последовательный резистор сопротивлением 25 Ом должен быть расположен как можно ближе к выводу исходного чипа (FPGA).

3. Сигналы интерфейса SFI5.

Этот сигнал используется для высокоскоростной-передачи данных (3,125G) между оптическим модулем и CS1999, включая сигналы приема и передачи.

Сигналы показаны в таблице ниже.

1) Используйте соответствующий нижний сигнальный слой, чтобы минимизировать длину тупиковых трасс; при трассировке используйте дуги или изгибы под углом 45 градусов.

2) Правила переходов: удалите все площадки на внутренних слоях из всех переходов (оставьте только площадки на соединительном слое).

3) Подробную маршрутизацию и рекомендации по параметрам см. в файлах макетов эталонного проекта CS1999.

4) Избегайте маршрутизации дифференциальных пар приема и передачи на одном уровне.

4. Сигналы интерфейса Интерлакен. Эти сигналы используются для высокоскоростной-передачи данных (3,125 Гбит/с) между CS1999 и FPGA. Как и SFI5, они включают в себя две группы: прием и передачу. Сигналы показаны в таблице ниже.

Информацию о маршрутизации см. в требованиях к маршрутизации сигналов SFI5.

5. Сигналы XAUI

Используется для высокоскоростной-передачи сигнала между FPGA и разъемом ZD объединительной платы.

1) Длина трассы, подключаемой к розетке ZD, должна быть<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

LINE0_XAUI_RXDAT_P/N_<3.0>представляет собой 4-парный дифференциальный сигнал 3,125G;

LINE1_XAUI_RXDAT_P/N_<3.0>представляет собой 4-парный дифференциальный сигнал 3,125G;

LINE0_XAUI_TXDAT_P/N_<3.0>представляет собой 4-парный дифференциальный сигнал 3,125G;

LINE1_XAUI_TXDAT_P/N_<3.0>представляет собой 4-парный дифференциальный сигнал 3,125G;

LI NE2_XAUI_RXDAT_P/N_<3..0>представляет собой 4-парный дифференциальный сигнал 3,125G.

LINE3_XAUI_RXDAT_P/N_<3..0>представляет собой 4-парный дифференциальный сигнал 3,125G.

LINE2_XAUI_TXDAT_P/N_<3..0>представляет собой 4-парный дифференциальный сигнал 3,125G.

LINE3_XAUI_TXDAT_P/N_<3..0>представляет собой 4-парный дифференциальный сигнал 3,125G.

2) Каждая пара дифференциальных линий должна иметь допуск по длине менее 10 мил. Каждая пара из четырех штук не обязательно должна быть одинаковой длины, но допуск должен быть минимизирован, а длина должна быть как можно короче.

3) Информацию о маршрутизации см. в требованиях к маршрутизации сигналов SFI5.

6. 700М сигналов LVDS

Используется для высокоскоростной-передачи сигналов между двумя FPGA. Включает следующие четыре группы:

Дифференциальные пары приема и передачи не должны маршрутизироваться на одном уровне. Другие дифференциальные линии должны соответствовать общим требованиям.

7. Сигналы HSTL

Сигналы, соединяющие U1 (NL3300) и IC2, представляют собой сигналы HSTL-1, работающие на частоте примерно 200 МГц. Пожалуйста, маршрутизируйте их в соответствии с общими требованиями к маршрутизации HSTL.

1) Согласующие резисторы сопротивлением 50 Ом для двунаправленных сигналов TCAM_DBUS[0:71] и однонаправленных сигналов CAM_CLK и TCAM_IBUS должны быть размещены как можно ближе к U1, а их шлейфы должны быть как можно короче. Как показано на рисунке ниже, рекомендуется следовать маршруту (a). Если прокладка затруднена, следуйте маршруту (b), сохраняя длину ветви согласующего резистора и расстояние между точкой репликации и выводом U1 как можно короче.

2) Следующие группы сигналов должны быть одинаковой длины с погрешностью<100 mil:

TCAM_CLK, TCAM_CLKO, TCAM_IBUS[7:0], TCAM_DBUS[71:0], TCAM_HITACK,

TCAM_VALID, TCAM_RDACK

3) Конденсаторы фильтра VTT с CP1 по CP10 должны быть равномерно распределены вокруг согласующих резисторов.

8. 100M сигналов Ethernet

1) Ниже приведены пары дифференциальных сигналов с теми же требованиями к маршрутизации, что и для обычных дифференциальных сигналов.

100M_RD+/-, 100M_TD+/-, BACK_100M_TD+/-, BACK_100M_RD+/-, 100M_TX+/-,

100M_RX+/-, RJ_100M_TD+/-, RJ_100M_RD+/-.

2) Следующие сигналы не являются дифференциальными сигналами, но каждая группа должна иметь одинаковую длину:

МИИ_TX_CLK, МII_TXD<3.0>, и MII_TXEN сгруппированы вместе с ошибкой<1cm.

МИИ_RX_CLK, МII_RXD<3.0>, MII_RXEN, MII_RXER, MII_RX_CRS и MII_RX_COL сгруппированы вместе с ошибкой<1cm.

9. Маршрутизация сигнала бокового сканирования

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->ПЛИС2 (IC4)

б) Направление маршрутизации сигнала TCK такое же, как и у TMS.

10. Сигналы шины управления:

Включает LOCAL_AD[31:0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB и LOCAL_ALE.

Подключите каждую группу шин последовательно-цепочкой.

11. Другие сигналы шины данных:

Для всех других сгруппированных сигналов шины, не упомянутых выше, убедитесь, что каждая группа шин существенно не отличается (сохраняет один и тот же порядок величины) и имеет минимально возможную длину.

Индикаторы, которые должны отображаться на панели, включают три индикатора питания и состояния системы, а также три индикатора состояния интерфейса 40G.

Взаимное расположение индикаторов на панели показано на рисунке ниже.

Соответствующая связь между световыми индикаторами панели и светодиодами на логической схеме следующая:

Пожалуйста, разместите индикаторные лампы в соответствии с указанными выше относительными положениями и соответствующими соотношениями.